(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-73095

(43)公開日 平成7年(1995)3月17日

(51) Int.Cl.⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 12/00

560 A 9366-5B

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号

(22)出願日

特願平5-217172

平成5年(1993)9月1日

(71)出願人 000168285

甲府日本電気株式会社

山梨県甲府市大津町1088-3

(72)発明者 井川 康宏

山梨県甲府市大津町1088-3 甲府日本電

気株式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 リストベクトル処理装置

(57)【要約】

【構成】 同時処理要素検出回路にアドレスチェック回路を設け、このアドレスチェック回路において同時処理を行なう複数の要素のメモリストアアドレスをチェックし、メモリストアアドレスが一致するものが存在するとき、それらのすべてに処理済みフラグを付与し、かつリストベクトルの順序が最後の要素に対してのみメモリアクセス有効フラグを付与する。

【効果】 同じメモリストアアドレスを有する要素のうちのリストベクトルの順序が最後の要素のみをメモリにストアする処理を行い、他の要素のメモリストア処理を行わないようにすることにより、メモリアクセスの回数を削減することが可能になるという効果があり、従って処理性能を向上させることが可能になる。



1

【特許請求の範囲】

【請求項1】 複数のリストベクトルの要素をリストベ クトルの順番に従って格納し同時に読出すことが可能な バッフアと、前記パッフアから読出した前記複数のリス トベクトルの要素を格納する第一のレジスタ群と、前記 第一のレジスタ群に格納した前記複数のリストベクトル の要素を次のタイミングで格納する第二のレジスタ群 と、前記第一のレジスタ群に格納した前記複数のリスト ベクトルの要素のうちの同時処理が可能な要素を検出す る同時処理要素検出回路と、前記第一のレジスタ群に格 納した前記複数のリストベクトルの要素の中の同じメモ リストアアドレスを有する要素を検出するアドレスチェ ック回路と、前記第一のレジスタ群に格納した前記複数 のリストベクトルの要素のそれぞれに対して与えられる メモリアクセス有効フラグを保持するメモリアクセス有 効フラグ保持部と、前記第一のレジスタ群に格納した前 記複数のリストベクトルの要素のそれぞれに対して与え られる処理済みフラグを保持する処理済みフラグ保持部 とを備え、前記アドレスチェック回路によって前記第一 のレジスタ群に格納した前記複数のリストベクトルの要 素の中に同じメモリストアアドレスを有する要素が存在 することを検出したとき、それらのすべてに対して処理 済みフラグを与え、それらの中のリストベクトルの順番 が最終の要素に対してのみメモリアクセス有効フラグを 与えることを含むことを特徴とするリストペクトル処理 装置。

【請求項2】 第一のレジスタ群に格納した複数のリストベクトルの要素の中に第二のレジスタ群に格納した複数のリストベクトルの要素の外モリストアアドレスと同じメモリストアアドレスを有するものが存在するか否かを検出する第二のアドレスチェック回路と、前記第二のアドレスチェック回路によって検出した前記第一のレジスタ群の要素に対するメモリリクエスト有効フラグ保持部にセットする人を増加したが一致するとを備え、メモリアクセス有効フラグと前記メモリリクエスト有効フラグとの一致をリフラグと前記メモリリクエスト有効フラグとの一致を別フラグと前記メモリリクエスト有効フラグとの一致を別フラグと前記メモリリクエスト有効フラグとの一致するとき前記メモリアクセス有効ででそれらが一致するときさことを特徴とする請求項1記載のリストベクトル処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は情報処理装置のリストベクトル処理装置に関し、特にそのリストベクトルのストア動作に関する。

[0002]

【従来の技術】図3は従来のリストベクトル処理装置の 一例を示すプロック図である。

【0003】情報処理装置のリストベクトル処理装置における従来のリストベクトルのストア手段は、各要素の

並列処理を実現するため、図3に示すように、リストベクトルの供給源のパッフア20a~20dから一定数 (図3の例では4個)の要素をそれぞれ対応するレジスタ21a~21dに各要素の順番に従って格納する。レジスタ21a~21dに格納された要素は、同時処理要素検出回路23によって同時処理が可能な要素が検出される。同時処理可能な要素は、メモリポートの競合がなく一度にページ変換が可能である等の条件によって決定される。同時処理要素は、各要素毎に対応して設けられているメモリアクセス有効フラグがセットされる。メモリアクセス有効フラグがセットされる。メモリアクセス有効フラグがセットされた要素は、同じタイミングでそれぞれ対応するレジスタ22a~22dに格納されてメモリにアクセスされる。

2

【0004】レジスタ21a~21dに格納された4個の要素のすべてが同時処理要素検出回路23によって同時処理ができないと検出されたときは、同時処理要素検出回路23は、信号線26によってレジスタ21a~21dをホールドし、次のタイミングにおいて、同時処理要素検出回路23によって再度同時に処理可能な要素を検出する。このようにして、レジスタ21a~21dに格納したすべての要素がメモリにアクセスされるまでレジスタ21a~21dをホールドし、すべての要素がメモリにアクセスされたとき、バッフア20a~20dから次の一定数の要素を格納し、新たに同時に処理可能な要素の検出を行って同様な処理を行っている。

[0005]

【発明が解決しようとする課題】上述したような従来の30 リストベクトル処理装置は、リストベクトルの要素のなかに、同一アドレスにストアする要素が複数個存在するとき、同時処理要素検出回路は、同一アドレスの要素はメモリポートが競合するために同時処理ができないと判断し、別々のタイミングで処理する。このため並列処理ができないという問題点を有している。また別々のタイミングで処理するとき、メモリバンクが同一であるためにメモリバンクの競合が発生し、前の要素の処理が終るまでメモリアクセスが中断されるため、処理性能が低下するという問題点も有している。

40 [0006]

【課題を解決するための手段】本発明のリストベクトル処理装置は、複数のリストベクトルの要素をリストベクトルの順番に従って格納し同時に読出すことが可能なバッフアと、前記バッフアから読出した前記複数のリストベクトルの要素を格納する第一のレジスタ群と、前記第一のレジスタ群に格納した前記複数のリストベクトルの要素を次のタイミングで格納する第二のレジスタ群と、前記第一のレジスタ群に格納した前記複数のリストベクトルの要素のうちの同時処理が可能な要素を検出する同時処理要素検出回路と、前記第一のレジスタ群に格納し

た前記複数のリストベクトルの要素の中の同じメモリス トアアドレスを有する要素を検出するアドレスチェック 回路と、前記第一のレジスタ群に格納した前記複数のリ ストベクトルの要素のそれぞれに対して与えられるメモ リアクセス有効フラグを保持するメモリアクセス有効フ ラグ保持部と、前記第一のレジスタ群に格納した前記複 数のリストペクトルの要素のそれぞれに対して与えられ る処理済みフラグを保持する処理済みフラグ保持部とを 備え、前記アドレスチェック回路によって前記第一のレ ジスタ群に格納した前記複数のリストベクトルの要素の 中に同じメモリストアアドレスを有する要素が存在する ことを検出したとき、それらのすべてに対して処理済み フラグを与え、それらの中のリストベクトルの順番が最 終の要素に対してのみメモリアクセス有効フラグを与え ることを含むものであり、更に、第一のレジスタ群に格 納した複数のリストベクトルの要素の中に第二のレジス 夕群に格納した複数のリストベクトルの要素のメモリス トアアドレスと同じメモリストアアドレスを有するもの が存在するか否かを検出する第二のアドレスチェック回 路と、前記第二のアドレスチェック回路によって検出し た前記第一のレジスタ群の要素に対するメモリリクエス ト有効フラグを生成してメモリリクエスト有効フラグ保 持部にセットするメモリリクエスト生成回路とを備え、 メモリアクセス有効フラグ保持部にセットされているメ モリアクセス有効フラグと前記メモリリクエスト有効フ ラグとの一致を調べてそれらが一致するとき前記メモリ

[0007]

る。

【実施例】次に、本発明の実施例について図面を参照して説明する。

アクセス有効フラグをリセットすることを含むものであ

【0008】図1は本発明の第一の実施例を示すプロック図である。

【0009】図1において、バッフア10a~10d は、リストベクトルをストアするとき、リストベクトル の各要素をリストベクトルの順番に従って格納するバッ フアであり、同時に4個の要素を読出すことが可能な構 成となっている。レジスタ11a~11dは、バッフア 10a~10dから読出された4個のリストベクトルの 要素を格納するレジスタ群である。同時処理要素検出回 路13は、レジスタ11a~11dに格納されている各 要素のうち、同じタイミングでメモリにアクセスするこ とができる(同時処理が可能な)要素を検出する。同時 処理が可能であるか否かは、メモリポートの競合がなく 一度にページ変換が可能である等の条件によって決定さ れる。アドレスチェック回路13aは、レジスタ11a ~11dに格納されている4個のリストベクトルの要素 のうちの同じメモリストアアドレスを有する要素を検出 する。レジスタ12a~12dは、レジスタ11a~1 1 d に格納されている各要素を次のタイミングにおいて

格納するレジスタである。メモリアクセス有効フラグ保 持部14a~14dは、同時処理要素検出回路13によ って検出された各要素に対するメモリアクセス有効フラ グを格納する。例えば、メモリアクセス有効フラグ保持 部14aにメモリアクセス有効フラグがセットされてい れば、レジスタ12aのリストベクトルの要素がメモリ のアクセスが有効となり、その要素のストアデータがメ モリに格納される。処理済みフラグ保持部15a~15 dは、同時処理要素検出回路13によって各要素が処理 10 済みであるか未処理であるかを検出されたときの処理済 みフラグを格納する。同時処理要素検出回路13は、レ ジスタ11a~11dに格納されている4個のリストベ クトルの要素の中に1個でも未処理の要素があるとき は、信号線16によってレジスタ11a~11dに対し てホールド指示を出してそれをホールドさせ、次のタイ ミングにおいて、同時処理要素検出回路13は、未処理 の要素を対象として同時処理要素の検出を行う。上記の 処理は、パイプラインで処理される。

4

【0010】リストベクトルのストア処理において、複 20 数の要素が同じメモリアドレスにストアデータを格納し た場合は、最後にアクセスした要素のストアデータのみ がそのメモリアドレスに残る。本実施例は、このことに 着目し、同じメモリアドレスの要素の中のリストベクト ルの順序が最後の要素のみをメモリアクセスし、それ以 外の要素はメモリアクセスを縮退することによってリス トベクトルのストア処理の高速化を図ったものである。 【0011】すなわち、従来のリストベクトル処理装置 においては、レジスタ11a~11dに格納されている 4個のリストベクトルの要素が全て同じメモリアドレス 30 を有する要素である場合は、メモリポートの競合のチェ ックによってメモリポートが同じであることが判明する ために同時処理が不可能であり、1個ずつ4回の処理を 行う4サイクルの処理となるが、図1の実施例において は、アドレスチェック回路13aによってレジスタ11 a~11dに格納されている4個のリストベクトルの要 素がすべて同じメモリストアアドレスを有することが検 出されると、この4個の要素はすべてを同時処理するこ とが可能であると判断され、1サイクルの処理となる。

【0012】アドレスチェック回路13aによって検出 された同じメモリストアアドレスを有する4個のリストベクトルの要素は、各要素のそれぞれに対応した処理済みフラグ保持部15a~15dに処理済みフラグが格納される。一方同時処理要素検出回路13は、アドレスチェック回路13aによって同じメモリストアアドレスを有する4個のリストベクトルの要素の中のリストベクトルの順序が最後の要素を検出し、その要素に対応するモリアクセス有効フラグ保持部14dにメモリアクセス有効フラグをセットする。これにより、レジスタ11dに格納されているの要素のストアデータがメモリにストア される。レジスタ11a~11cに格納されている3個

の要素は、モリアクセス有効フラグ保持部14a~14 c にメモリアクセス有効フラグがセットされないが、対応する処理済みフラグ保持部15a~15 c に処理済みフラグがセットされるため、ストアデータがメモリにストアされないで処理が終了することになる。そしてレジスタ11a~11 d には次の4個のリストベクトルの要素が格納されて次の処理が行われる。このようにして、同じメモリストアアドレスを有する要素が複数個存在するとき、メモリにストアする処理を高速に行うことができる。

【0013】図2は本発明の第二の実施例を示すブロック図である。

【0014】図2において、バッフア30a~30d は、リストペクトルをストアするとき、リストベクトル の各要素をリストペクトルの順番に従って格納するバッ フアであり、同時に4個の要素を読出すことが可能な構 成となっている。レジスタ31a~31dは、パッフア 30a~30dから読出された4個のリストベクトルの 要素を格納するレジスタ群である。同時処理要素検出回 路34は、レジスタ31a~31dに格納されている各 要素のうち、同時に処理可能な要素を検出する。アドレ スチェック回路34aは、レジスタ31a~31dに格 納されている4個のリストベクトルの要素のうちの同じ メモリストアアドレスを有する要素を検出する。レジス タ32a~32dは、レジスタ31a~31dに格納さ れている各要素を次のタイミングにおいて格納するレジ スタである。メモリアクセス有効フラグ保持部35a~ 35 dは、同時処理要素検出回路34によって検出され た各要素に対するメモリアクセス有効フラグを格納す る。例えば、メモリアクセス有効フラグ保持部35aに メモリアクセス有効フラグがセットされていれば、レジ スタ32aのリストベクトルの要素がメモリのアクセス が有効となり、その要素のストアデータがメモリに格納 される。処理済みフラグ保持部36a~36dは、同時 処理要素検出回路34によって各要素が処理済みである か未処理であるかを検出されたときの処理済みフラグを 格納する。同時処理要素検出回路34は、レジスタ31 a~31dに格納されている4個のリストベクトルの要 素の中に1個でも未処理の要素があるときは、信号線4 0によってレジスタ31a~31dに対してホールド指 示を出してそれをホールドさせ、次のタイミングにおい て、同時処理要素検出回路34は、未処理の要素を対象 として同時処理要素の検出を行う。アドレスチェック回 路37は、レジスタ32a~32dに格納されているリ ストベクトルの要素とレジスタ31a~31dに格納さ れている後続の要素とが同じメモリストアアドレスを有 しているか否かをチェックする。メモリリクエスト生成 回路38は、同時処理要素検出回路34によってメモリ アクセス有効フラグ保持部35a~35dにセットされ たメモリアクセス有効フラグと、アドレスチェック回路

37によってチェックされた同じメモリストアアドレスを有する後続の要素との一致を調べ、それらが一致しているときにメモリリクエスト有効フラグを生成してメモリリクエスト有効フラグ保持部39a~39dにセットする。このメモリリクエスト有効フラグは、図1の例のメモリアクセス有効フラグがセットされているメモリアクセス有効フラグ保持部35a~35dに対応するレジスタ33a~33dに格納されている要素のストアデー

10 夕がメモリにストアされる。

6

【0015】アドレスチェック回路34aは、レジスタ 31a~31dに格納されている4個のリストベクトル の要素のメモリストアアドレスが同じであるか否かを検 出する回路であり、一方、アドレスチェック回路37 は、レジスタ32a~32dに格納されている先行の要 素とレジスタ31a~31dに格納されている後続の要 素とのメモリストアアドレスが同じであるか否かを検出 する回路である。先行の要素のなかに後続の要素とメモ リストアアドレスが一致するものがあったときは、後続 20 の要素のみをメモリアクセスすればよいため、後続の要 素の一つのメモリストアアドレスが一致する先行の要素 のメモリアクセスを抑止する。このため、同時処理要素 検出回路34によって、メモリアクセス有効フラグを生 成してメモリアクセス有効フラグ保持部35a~35d にセットし、メモリリクエスト生成回路38によって、 アドレスチェック回路37によって検出した後続の要素 のメモリストアアドレスと一致するメモリストアアドレ スを有する先行の要素のメモリリクエスト有効フラグを 生成してメモリリクエスト有効フラグ保持部39a~3 30 9 d にセットし、メモリアクセス有効フラグとメモリリ クエスト有効フラグとが一致するとき後続の要素のみを メモリアクセスして先行の要素のメモリアクセスを抑止 する。このよう構成することにより、図1の実施例より もメモリアクセスの回数を更に削減することが可能にな る。

[0016]

【発明の効果】以上説明したように、本発明のリストベクトル処理装置は、同時処理要素検出回路にアドレスチェック回路を設け、このアドレスチェック回路において同時処理を行なう複数の要素のメモリストアアドレスをチェックし、メモリストアアドレスが一致するものが存在するとき、それらのすべてに処理済みフラグを付与し、かつリストベクトルの順序が最後の要素に対してのみメモリアクセス有効フラグを付与することにより、同じメモリストアアドレスを有する要素のうちのリストベクトルの順序が最後の要素のみをメモリにストアする処理を行い、他の要素のメモリストア処理を行わないようにすることにより、メモリアクセスの回数を削減することが可能になるという効果があり、従って処理性能を向上させることが可能になるという効果がある。

7

【図面の簡単な説明】

【図1】本発明の第一の実施例を示すプロック図である。

【図2】本発明の第二の実施例を示すプロック図である。

【図3】従来のリストベクトル処理装置の一例を示すプロック図である。

【符号の説明】

10a~10d パッフア

11a~11d レジスタ

12a~12d レジスタ

13 同時処理要素検出回路

13a アドレスチェック回路

14a~14d メモリアクセス有効フラグ保持部

15a~15d 処理済みフラグ保持部

16 信号線

20a~20d バッフア

21a~21d レジスタ

22a~22d レジスタ

23 同時処理要素検出回路

24a~24d メモリアクセス有効フラグ保持部

8

26 信号線

30a~30d パッフア

31a~31d レジスタ

32a~32d レジスタ

33a~33d レジスタ

10 34 同時処理要素検出回路

34a アドレスチェック回路

35a~35d メモリアクセス有効フラグ保持部

36a~36d 処理済みフラグ保持部


37 アドレスチェック回路

38 メモリリクエスト生成回路


39a~39d メモリリクエスト有効フラグ保持部

40 信号線

【図1】



【図2】



【図3】

